AI画像認識・高速画像処理で変わる外観検査
- 俊徳 大山
- 9月16日
- 読了時間: 7分
更新日：10月9日
外観検査は製造業の品質保証に欠かせない工程ですが、人手依存や処理速度の制約が大きな課題でした。
近年はFPGAを活用した高速画像処理が普及し、1製品あたり10ms以下の判定 や GPU比で10倍以上の電力効率改善が実証されています。
自動車部品ではバリ・キズ検出、食品工場では異物混入防止、半導体ではμm単位の欠陥検出、医薬品では錠剤の全数検査が可能となり、大幅な効率化を達成する事例も報告されています。
本記事では業界別の一般事例と研究成果を整理し、高速画像処理が生産現場にもたらす具体的な価値を解説します。
外観検査の重要性と人手の限界
製造業における外観検査（visual / surface inspection）は、製品の表面における傷・キズ・凹み・色むら・成形不良・異物混入などを検出し、不良品を除去する工程です。これは品質保証・クレーム削減・ブランド維持に直結するため、高い精度と信頼性が求められます。
伝統的に、この検査は熟練作業員による目視検査または抜き取り検査（サンプリング検査）が中心でした。目視による検査は以下のような問題を抱えています：
作業員の疲労・集中力低下による誤検知・見逃し
多品種・変種対応が難しい
ライン速度が上がると対応困難
夜間作業や照明環境等によるばらつき
また、抜き取り検査では見逃された不良が出荷されてしまうリスクがあります。
これらの課題を解決すべく、自動化・画像認識・高速処理技術への移行が進んでいます。しかし、検査速度・レイテンシ（遅延）・コスト・検出精度のトレードオフが存在し、特に高速ラインでの導入では「速度」がボトルネックになるケースが多いのが実情です。
高速画像処理とは何か
そのような背景のもと、近年では外観検査において、下記を目的とした高速画像処理技術の導入が進んできています。
スループットの向上：1分あたり／時間あたりに検査可能な製品数の増大
レイテンシの低減：1製品あたりの検査時間の削減 (ミリ秒単位の応答等)
処理負荷の削減／コスト効率の改善：電力コストや装置価格に対する性能改善
誤検知あるいは見逃し率の改善：精度を保ったまま速度を上げることで、不良品判定の品質を維持または向上させる
製造ラインでは、コンベア上を流れる製品1つに割ける検査時間は非常に限られます。このような状況では1個あたりの検査時間は 10ms以下 に制約されることもあります。
高速での画像処理には、一般的な画像処理と異なり、下記のような技術が必要とされます。
FPGAの活用 (低レイテンシ+低消費エネルギー処理)
FPGA（Field Programmable Gate Array）は、回路設計レベルで画像処理のパイプラインをカスタマイズできるため、並列処理とパイプライン処理がしやすく、レイテンシを最小化できます。特に以下の点で優れています：
パイプライン設計：全画素処理を並行して進め、入力→前処理→特徴抽出→判定という流れを遅延なく流す
固定機能演算ブロック（DSPブロック）やオンチップメモリを活用して、外部メモリアクセスを極力削減
FP16, 固定小数点などの量子化（quantization）を使い計算量・データ転送量を抑制
加えて、GPUに比べ、FPGAは大幅に消費エネルギーを抑えることも可能です。
たとえば、Mohamed Alshemiたちが2022年に発表した研究成果では、自動運転におけるレーン検出アルゴリズムを、同一画像（512×512ピクセル）を入力として処理した際の、処理時間・消費電力等の性能を比較しています。
結果、FPGAは処理遅延がGPUの約50%と大幅な低遅延性を示しています。
また、消費電力においてもFPGAはGPUのわずか2%と、圧倒的な省エネルギー性となっています。
このように、ミリ秒単位の応答と連続ストリーム処理が求められる処理では、FPGAはGPUに比べて極めて低遅延かつ低消費電力で動作します。
古典的画像処理の活用
すべてをディープラーニングで処理するのではなく、前処理や特徴抽出、欠陥強調などの古典的手法を使い、その後の判定部や異常検知を AI に委ねる構成の方が速度・コスト・メンテナンス性の観点で現場向きです。
古典的処理では、エッジ検出（Sobel, Canny 等）、形状・パターンマッチング（テンプレートマッチング、SIFT/ORB 等）、色ヒストグラムによる色ムラ検知などが用いられます。
使用するカメラ・撮影環境・光源の最適化
画像取得が前提ですので、以下が効率化に大きく影響します：
解像度 vs 必要精度のバランス
フレームレート（fps）を上げるためのカメラ仕様
照明条件（反射・影の抑制）
カメラレイアウト（アングル・カメラ距離）
データ転送およびI/O遅延の最小化
外観検査における画像認識・高速画像処理の活用事例
事例：半導体リードフレームの外観検査高速化
半導体リードフレームは、1枚あたり数百～数千の脚部構造を持ち、微小なバリ・欠け・汚れを高速に検出する必要があります。
このような検査は従来はCPUベースの処理で行われていましたが、検査に要求される性能増加により処理遅延・スループット不足・信頼性低下が課題となっていました。
Basler社は、画像入力後のブロブ解析をFPGAへオフロード。画像の1ラインごとにパイプライン演算を行い、カメラ内で前処理を完結させた結果、PCへの転送データ量が削減され、CPU負荷が約15％まで削減するとともに、処理速度も10倍以上改善しました。
事例：高解像度マシンビジョンカメラへの高性能FPGA組込み
ジャパンボーピクセル社は、製造ライン向けに高解像度・高速処理対応マシンビジョンカメラを開発する企業です。
最新の小型マシンビジョンカメラではPolarFire FPGAを採用することで、従来使われていた FPGA デバイスと比較して、電力消費を 50 ％ 以上削減することに成功。強制空冷ファンや大型の放熱器といった高価な冷却装置が不要となり、カメラの消費電力・発熱を大幅に低減できるとしています。
高速画像処理の導入に向けたポイント
高速画像処理での効率化を実現するためには、例えば以下のポイントを適切に調整することが重要となります。
撮影環境の最適化
照明条件の統一（影・反射を抑える構造照明やリングライトなど）
カメラアングル・距離の統一
解像度を必要最小限に抑えて処理負荷を削減
古典的画像処理による前処理
ノイズ除去・輝度正規化・輪郭強調などを FPGA や専用回路で実施
特徴抽出（エッジ・パターン・形状）を軽量アルゴリズムで実行し、AI判定を補助
AI（機械学習・ディープラーニング）の導入ポイントの適切化
モデルの軽量化（MobileNet, Depthwise Separable Convolution など）
モデル量子化・量子ビット削減
バッチサイズの考慮（低バッチサイズでも効率良く動く設計）
FPGA ハードウェア設計の最適化
メモリ帯域の最小化とオンチップメモリの活用
並列処理・パイプライン処理の設計
データ転送遅延（I/O, PCIe など）の削減
統合システム設計
カメラ‐照明‐画像取得‐処理‐排出までを一貫設計
ソフトウェアとハードウェア双方の設計チームによる協調開発
運用後のデータフィードバックを活かした改善サイクル
一方、高速画像処理導入において、しばしば発生する問題として、次のような課題もあります。
照明環境や反射・影の問題による誤検知
製品位置・姿勢のばらつき（アライメントが取れていないと判定ミス）
カメラセンサー・レンズの物理的限界（画素サイズ・歪み）
FPGA 開発コスト・熟練技術者の必要性
モデルの更新や製品種変更時の再キャリブレーションの必要
これらを抑えるためには、アルゴリズム開発に加えて、撮影環境設計とハードウェア設計を統合的に実施することや、運用中のデータ収集とフィードバックを適切に推進する等のノウハウが要求されます。
アルジェントテクノロジーの高速画像処理
弊社、株式会社アルジェントテクノロジー は、高速画像処理・画像認識・3次元計測領域での専門知見を持つテクノロジーベンチャーです。次の特徴をもっています：
10ms 以下の超低遅延処理を圧倒的低コストで実現可能
古典的画像処理＋AI のハイブリッド構成、FPGA を含むハードウェア設計も含めたトータルソリューション
最適な撮影条件設計、照明・カメラアングル・撮影環境のノウハウあり
学習データ収集・アノテーション・モデル更新を含む運用サイクル支援
外観検査における「判定スピード」「検査数」「誤検知の低減」「運用コスト」の改善に興味をお持ちの企業様は、ぜひ一度ご相談ください。
